基于指示信号方式实现跨时钟域数据传输的方法
【出 处】:
【作 者】:
王良
方粮
池雅庆
王之元
【摘 要】随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁.异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题.国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗.通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度.利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性.最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值.
相关热词搜索: 片上系统 FPGA 跨时钟域 FIFO
上一篇: 基于OpenCL的并行kNN算法设计与实现
下一篇: 一种Hadoop集群下的行为异常检测方法