基于ECC校验码的存储器可扩展自修复算法设计
【出 处】:
【作 者】:
任秀江
谢向辉
施晶晶
江南计算技术研究所
江苏无锡214083
数学工程与先进计算国家重点实验室
江苏无锡214125
【摘 要】随着微电子工艺的不断进步,SoC芯片设计中SRAM所占面积越来越大,SRAM的缺陷率成为影响芯片成品率的重要因素。提出了一种可扩展的存储器自修复算法(S—MBISR),在对冗余的SRAM进行修复时,可扩展利用存储器访问通路中校验码的纠错能力,在不改变SRAM结构的前提下能够进一步提高存储器的容错能力,进而提高芯片成品率。最后对该算法进行了RTL设计实现。后端设计评估表明,该算法能够工作在1GHz频率,面积开销仅增加1.5%。
上一篇:一种高性能流式并行加密算法
下一篇:一种多级无缓存高阶路由器的设计与实现