一种基于数字DAC校准的低失调动态比较器
【出 处】:
【作 者】:
安康
;
李晋文
;
刘尧
;
常利平
;
梁斌
【摘 要】
提出一种基于二进制加权电容DAC阵列的比较器校准技术,并基于该技术65nm CMOS工艺下设计实现了一款低功耗高精度动态比较器。基于版图数据的模拟仿真结果表明,在1.2V的工作电压下,该校准技术可以将失调电压降低至0.25mV以下,功耗为0.33μW,功耗开销增大57%。
相关热词搜索: 失调电压 失配 动态比较器 校准 offset voltage mismatch dynamic comparator calibration