多种哈希算法的可重构硬件架构设计
【出 处】:
【作 者】:
刘恒
[1] ;
黄凯
[1] ;
修思文
[2] ;
李奕均
[3] ;
严晓浪
[1]
【摘 要】
针对现有的哈希算法硬件架构仅实现少量几种算法的问题,设计了一种可实现SM3,MD5,SHA-1以及SHA-2系列共7种哈希算法的可重构IP,以满足同一系统对安全性可选择的需求。通过分析各哈希算法及其运算逻辑的相似性,该设计最大化地重用加法器和寄存器,极大地减少了总的实现面积。此外,该设计灵活可配,可以对内存直接存取。以Altera的Stratix II为FPGA目标器件,其最高频率可达100 MHz,总面积较现有设计减少26.7%以上,且各算法单位面积吞吐率均优于现有设计。
相关热词搜索: 哈希算法 SM3 MD5 SHA 基础运算单元 可重构 高性能 Hash algorithm SM3 MD5 SHA basic arithmetic unit reconfigurable high performance
上一篇:稳定的最短路径树及其构造算法
下一篇:SQS二元合金设计的高通量方法和技术研究