一款低噪声八相位锁相环设计
【出 处】:《
计算机工程与科学
》
CSCD
2016年第38卷第1期 28-32页,共5页
【作 者】:
宋意良
;
袁珩洲
;
刘尧
;
梁斌
;
郭阳
【摘 要】
基于宽频率范围数字系统的需求,在0.13μm工艺下设计了一款宽输出范围、低抖动八相位锁相环。首先通过数学建模优化环路带宽,在系统级减小环路噪声;在振荡器中引入了前馈传输管单元以提高振荡频率并降低振荡器相位噪声;最后利用具有伪静态结构的D触发器来降低鉴相器和分频器的功耗并提高其抗噪声能力。仿真结果表明,VCO输出频率在1.2GHz时相位噪声为~95dBc/Hz@lMHz,FOM功耗为4.5PJ@2GHZ。
相关热词搜索: 电荷泵锁相环 环路带宽 低相位噪声 多相位 宽输出范围 CPPLL loop bandwidth low phase noise multiphase wide output range
上一篇:NoSQL数据库间数据交换代价研究
下一篇:基于云环境下一种小文件传输策略研究