一种1GHz多端口低功耗寄存器堆设计
【出 处】:《
计算机工程与科学
》
CSCD
2015年第37卷第12期 2222-2227页,共6页
【作 者】:
李娇
[1,2] ;
王良华
[1] ;
毕卓
[1,3] ;
刘鹏
[1]
【摘 要】
超标量处理器中的寄存器堆通常采用多端口结构以支持宽发射,这种结构对寄存器堆的速度、功耗和面积提出了很大的挑战。设计了一个64*64bit多端口寄存器堆,该寄存器堆能够在同一个时钟周期内完成8次读操作和4次写操作,通过对传统单端读写结构的存储单元进行改进,提出了电源门控与位线悬空技术相结合的单端读写结构的存储单元,12个读写端口全部采用传输门以加快访问速度。采用PTM90nm、65nm、45nm和32nm仿真模型,在Hspice上进行仿真,与传统单端读写结构相比较,所提出的方法能够显著提升寄存器堆的性能,其中写1操作延时降低超过32%,总功耗降低超过45%,而且存储单元的稳定性也得到明显改善。
相关热词搜索:
上一篇:高密度存储服务器热设计
下一篇:基于Spark框架的乘潮水位计算与可视化平台