一款可综合全数字锁相环设计与分析
【出 处】:
全数字锁相环
低抖动
可综合
ADPLL
low jitter
synthesisable
【作 者】:
赵信
;
俞思辰
;
闵昊
;
王飙
;
黄永勤
【摘 要】
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。
相关热词搜索:
上一篇:数据流Eager传输:一种分布式流体系结构中的性能优化技术
下一篇:基于OpenMP的包络对齐并行方法研究与实现