3D SRAM中的TSV开路故障模型研究
【出 处】:《
计算机工程与科学
》
CSCD
2014年第36卷第12期 2331-2338页,共8页
【作 者】:
蒋剑锋
;
赵振宇
;
邓全
;
朱文峰
;
周康
【摘 要】
基于3D-IC技术的3DSRAM,由于硅通孔TSV制造工艺尚未成熟,使得TSV容易出现开路故障。而现有的TSV测试方式均需要通过特定的电路来实现,增加了额外的面积开销。通过对2D Memory BIST的研究,针对3DSRAM中的TSV全开路故障进行建模,根据TSV之间的耦合效应进行广泛的模拟研究,分析并验证在读写操作下由于TSV的开路故障对SRAM存储单元里所存值的影响,将TSV开路故障所引起的物理故障映射为SRAM的功能故障。该故障模型可以在不增加额外测试电路的情况下,为有效测试和解决这种TSV开路故障提供基础。
相关热词搜索: 3D-IC TSV 开路故障 测试 建模 3D-IC TSV open defects test model
上一篇:考虑硅衬底效应的基于TSV的3D-IC电源分配网络建模
下一篇:基于GPU的空谱联合核稀疏表示高光谱分类并行优化