面向门级网表的VLSI三模冗余加固设计
【出 处】:《
计算机工程与科学
》
CSCD
2014年第36卷第12期 2355-2360页,共6页
【作 者】:
徐冉冉
[1,2] ;
孟海波
[1] ;
桂小琰
[2] ;
申小伟
[1] ;
安述倩
[1]
【摘 要】
航天器在宇宙空间易受粒子的影响而产生错误,三模冗余技术是一种有效的容错机制。但是,现有的三模冗余加固设计一般是一款芯片定制一套加固方案,无法做到通用性。提出一种功能无关的VLSI门级网表三模冗余加固通用设计方案。通过对时序器件和组合逻辑器件进行不同的加固设计,实现三模冗余。根据对不同的工艺库的识别与理解,本方案还进行了驱动能力优化等。通过将上述方案工具化,并利用已有的众核处理器网表进行实验评估,全局时序器件加固面积增加为原始网表面积的185%,局部时序器件加固面积增加为原网表的1%-80%,加固方案可按设计需求配置。实验数据表明,加固后的网表中关键路径的平均时延增加为22.15%-22.86%,在设计需求配置下,性能可满足用户要求。
相关热词搜索: 可靠性 三模冗余 时序单元 组合逻辑 门级网表 reliability triple modular redundancy (TMR) sequential element combinational logic gate-level netlist