Trace生成对大规模并行性能模拟的影响及其改进策略
【出 处】:《
计算机工程与科学
》
CSCD
2012年第34卷第3期 67-73页,共7页
【作 者】:
徐传福
[1] ;
王荣
[2] ;
车永刚
[1] ;
王正华
[1]
【摘 要】
Trace生成是trace驱动体系结构模拟中不可或缺的步骤。Trace不仅需要占用大量存储空间,其生成过程还可能对目标应用程序的模拟执行产生一定程度的干扰,导致性能数据误差。Trace驱动并行性能模拟器由于其设计实现特点和所运行的宿主并行平台的多样性,使得trace生成的影响具有其独特性。本文选取典型并行模拟器BigSim和若干具有不同计算通信比的目标并行程序,在三个支持不同traceI/O方式的宿主机平台上设计实验评估了trace生成对并行性能模拟的影响,结果表明trace生成对模拟效率和精度均有较大的影响,并分析了这种影响与并行模拟器实现和宿主机平台I/O方式的关系,进而讨论了几种可行的改进方案,对trace驱动并行模拟器设计、实现和使用具有一定的指导意义。
相关热词搜索:
上一篇:基于云计算的灾害数据处理方案的研究与设计
下一篇:基于云计算的SLIQ并行算法研究