大矩阵QR分解的FPGA设计与实现
【出 处】:《
计算机工程与科学
》
CSCD
2010年第32卷第10期 34-37页,共5页
【作 者】:
周杰
[1] ;
陈啸洋
[1] ;
赵建勋
[2] ;
窦勇
[1]
【摘 要】
大规模QR分解在信号处理、图像处理、计算结构力学等领域有着广泛的应用。大规模矩阵QR分解主要在高性能并行机上进行运算,目前还没有基于FPGA平台的加速实现。本文在分析快速Givens Rotation QR分解算法特征的基础上,提出并实现了一种细粒度并行QR分解算法,并在Altera StratixII FPGA平台上实现可扩展QR分解线性阵列处理器。相对于单处理单元,该阵列处理器可取得近似线性加速比,显示了良好的可扩展性。在100MHz频率下的性能测试结果表明,相对于2.0GHz的Pentium双核通用微处理器,该阵列处理器可取得19倍的加速比。
相关热词搜索:
上一篇:大规模并行计算机系统硬件故障容错技术综述
下一篇:室温单电子晶体管制备进展